د. محمدالجهاني

المهام

الدكتور محمد مفتاح محمد الجهاني عضو هيئة تدريس فى قسم هندسة الحاسب الالي بكلية الهندسة / جامعة طرابلس حيث يقوم حاليا بتدريس عدت مقررات تخصصية في قسم هندسة الحاسب الالي. له خبرة تزيد عن خمسة عشر سنة في العمل في مجال التعليم العالي والبحث العلمي وكذلك خبرة تزيد عن عشرة سنوات فى مجال الصناعات والأبحاث الهندسة فى مجال تصميم الحاسبات المحمولة On-Board Computer Design. متخصص فى التصميم عالي المستوى للأنظمة الرقمية المتقدمة وتصميم الدوائر الرقمية المتكاملة FPGA Design  باستخدام لغات وصف الكيان المادي Hardware Description Languages وله عدت أبحاث واوراق علمية فى هذه المجالات. حاصل على درجة الدكتوراه فى مجال هندسة الحاسب الالي سنة 2015م ودرجة الماجستير فى مجال علوم الحاسب الالي سنة 2012م من جامعة فلوريدا للتكنولوجيا Florida Institute of Technology (FIT) من الولايات المتحدة الامريكية، وكذلك متحصل على درجة الماجستير فى تخصص هندسة الحاسب الالي سنة 2004م من جامعة بكين لعلوم الطيران والفضاء  Beijing University of Aeronautics and Astronautics (BUAA) من جمهورية الصين الشعبية.

المسيرة المهنية

- عضو هيئة تدريس في قسم هندسة الحاسوب، كلية الهندسة جامعة طرابلس. ورئيس قسم الدراسات والامتحانات في كلية الهندسة جامعة طرابلس سابقاً.

الاهتمامات البحثية

موضوع أطروحة الدكتوراه للدكتور الجهاني في مجال معالجة الكلام الطبيعي يتعلق بتصميم وتنفيذ الواجهة الأمامية لنظام التعرف على الكلام Wake-Up-Word (WUW-SR) على FPGA. يتعلق العمل المطور بنموذج جديد للواجهة الأمامية يسمى WUW-SR. يتيح WUW-SR الأحدث للمستخدمين تنشيط الأنظمة (على سبيل المثال ، الأجهزة المحمولة) باستخدام أمر الكلام (على سبيل المثال ، Wake-Up-Word) بدلاً من استخدام نماذج أخرى للتنشيط (على سبيل المثال ، اضغط لتتحدث). لقد طور نموذجًا جديدًا للواجهة الأمامية على FPGA والذي لم يتم التعرف عليه على نطاق واسع في الوقت الحالي. يعتمد نظام WUW_SR المتطور على ثلاث مجموعات مختلفة من الميزات: معاملات Cepstral ذات التردد الميل (MFCC) ، ومعاملات الترميز التنبؤية الخطية (LPC) ، ومعاملات Cepstral المحسنة بتردد ميل (ENH-MFCC). كانت هذه الميزات ضرورية لتحسين دقة النظام من خلال الجمع بين الدرجات الفردية. تم الحصول على هذه الدرجات مع نماذج ماركوف المخفية المقابلة (HMMs) كمرحلة خلفية من WUW-SR. كان موضوع الرسالة هو التصميم التجريبي المقدم وتنفيذ بنية جديدة لمعالج استخراج الميزات في الوقت الفعلي الذي يولد هذه الميزات في وقت واحد. تم تصميم WUW_SR وتنفيذه في مجموعة تطوير Altera DSP مع Cyclone III FPGA كنظام محمول يعمل كمعالج قادر على حساب ثلاث مجموعات مختلفة من الميزات بمعدل سريع جدًا. إنه حل فعال من حيث التكلفة ويستهلك القليل جدًا من الطاقة ، ولا يقتصر على العمل على جهاز كمبيوتر للأغراض العامة. وبالتالي ، فإن هذا الحل مناسب للاستخدام على أي جهاز محمول. كما انه قام بنشر العديد من أوراق المجلات البحثية في مجال التوليف عالي المستوى للأنظمة الرقمية المتقدمة ، وتصميم الأنظمة المدمجة باستخدام مصفوفات البوابة القابلة للبرمجة الميدانية (FPGA) باستخدام لغة وصف الأجهزة.

النشاطات الخارجية